同じアドレスを持つ二つの出力モジュール。つのモジュール上の各出力は、他のモジュール上の対応（パラレル）出力と同じ出力イメージテーブルのビットによって制御されます。