Dua modul output yang memiliki alamat yang sama. Setiap output pada modul satu dikontrol oleh bit output gambar meja yang sama sebagai output (paralel) yang sesuai pada modul lain.